退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:多处理器中线程级推测的缓冲推测内存状态的权衡
Maria Jesus Garzaran; Milos Prvulovic; Jose Maria Llaberia;
机译:用于线程级推测的推测性内存访问机制
机译:用于线程级猜测的投机内存访问机制
机译:在多处理器中缓冲内存状态的折衷
机译:Hydra:一种芯片多处理器,支持推测线程级并行化。
机译:无线传感器网络中具有缓冲器/通道感知的联合时延功率折衷分析及其FPGA实现
机译:多处理器中线程级推测的缓冲内存状态的权衡
机译:芯片多处理器为未来的微处理器提供经济,可扩展的架构,线程级推测支持允许他们加速过去的软件
机译:用于使用存储器操作的存储器目标地址来有选择地执行存储器操作的处理器,多处理器系统和方法,以将其存储为执行结果结果历史存储装置,以预测存储器操作的结果
机译:用于在推测分支路径内提供多处理器推测的系统和方法
机译:高效的线程级编程
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。